菅原研究室 ―研究室紹介 #46―

電気電子系では、最先端の研究施設と各分野で活躍中の教員の直接指導により、学生でも世界に誇れる研究成果を出し、自分自身で発表することができます。電気電子系には、大きく分けると「回路」「波動・光および通信」「デバイス」「材料・物性」「電力・エネルギー」の5つのグループがあります。各教員はいずれかのグループに所属しており、研究室単位での研究が行われています。

研究室紹介シリーズでは、ひとつの研究室にスポットを当てて研究テーマや研究成果を紹介。今回は、低消費エネルギー／高エネルギー効率集積回路技術とウェアラブルデバイス用熱電発電モジュール技術に関する研究を行う、菅原研究室です。

研究分野	集積回路、CMOS、メモリ、熱電発電モジュール
キーワード	CMOS、高性能トランジスタ、不揮発性メモリ、低消費電力アーキテクチャ、熱電材料、熱電発電モジュール
Webサイト	菅原研究室

主な研究テーマ

本研究室では、VLSIと呼ばれる集積回路技術に関する研究を行っています。具体的には、ハイエンドに用いる高性能ロジックシステムや、ウェアラブルデバイスなどの低電圧ロジックシステムに用いるメモリ技術を中心とした新しい低消費エネルギー／高エネルギー効率CMOS技術と、将来のより高性能なVLSIを実現するために有用・必要となる新概念の高性能トランジスタ技術について研究・開発を進めています。また、ウェアラブルデバイスへの電力供給源として、人体から放出される熱によって発電を行う熱電発電技術の開発を行っています。これはVLSIのプロセス技術を利用したウェアラブルデバイスに適した新しい熱電発電モジュールの研究です。

最近の研究成果

低消費エネルギー／高エネルギー効率CMOS技術

近年のパーソナルコンピュータやサーバに搭載されているマイクロプロセッサや、スマートフォンなどに搭載されているシステム・オン・チップ（SoC）では、トランジスタのリーク（漏れ）電流によって待機時に消費する電力が著しく大きく、その削減が重要な課題となっています。何も対策を講じなければ、この待機時電力は演算処理を行っているときの電力と同レベルとなるとても大きなもので、マイクロプロセッサやSoCの性能を左右する重要な要因の1つになっています。本研究室では、情報の不揮発記憶を利用して、このような待機時電力を効率よく削減する技術を開発しています。不揮発性メモリとCMOSとの融合回路である不揮発性SRAM、不揮発性フリップフロップといった記憶回路と不揮発性パワーゲーティングというアーキテクチャを用いて、無駄なエネルギー消費を最大限に削除できるCMOSロジックシステムの実現を目指しています。また、高性能なウェアラブルデバイスに用いるSoCに対応したCMOS技術の研究も行っています。低電圧駆動でも安定に動作して、エネルギー効率を極限まで高めたCMOS技術を開発します。

新型熱電発電モジュール

ウェアラブルデバイスのエネルギー供給源として人体から放出される熱を利用した発電技術の研究開発を行っています。VLSIに用いられるリソグラフィーによる微細加工技術を用いることで、出力を最大限に引き出すことの可能な薄膜熱電材料を用いた新しい熱電発電モジュールを開発しています。また、VLSIプロセス技術を用いて、ホイスラー合金という無害で高性能な熱電材料の薄膜形成技術の研究も行っています。これらの技術を用いて、バッテリーを必要としないまたは充電頻度の極めて少ないウェアラブルデバイスの実現を目指しています。

新原理高機能・高性能トランジスタ

将来のVLSIに有用な新原理に基づく高機能トランジスタや高性能トランジスタの研究・開発を行っています。強磁性体によってソースとドレインを構成したスピンMOSFETと呼ばれるデバイスは、電子のスピンを利用した情報の不揮発記憶が可能な高機能トランジスタです。これを用いることでCMOSロジックシステムの低消費電力化に有用な回路を構成することができます。このスピンMOSFETを実現するためにシリコンチャネルへスピンを注入する技術の開発などを進めています。また、圧電体ゲートとピエゾ抵抗チャネルを用いたピエゾエレクトロニックトランジスタ（PET）と呼ばれる高性能トランジスタの研究を進めています。これはピエゾ抵抗チャネルの金属－絶縁体転移を圧電体ゲートで制御することで、低リークでしかも0.1～0.2 V程度の低電圧で極めて高い電流駆動能力を実現できる究極のロジックデバイスとなる可能性があります。

教員からのメッセージ

電気電子系の全研究室を紹介したパンフレットは広報誌ページでご覧いただけます。

• 広報誌
• 研究室と研究テーマ
• マイクロプロセッサの待機時電力を大幅に削減する新技術を開発 | 電気電子系 News
• 不揮発性パワーゲーティングがCMOSロジックシステムの待機時電力削減に威力 | 東工大ニュース
• CMOS/スピントロニクス融合技術を用いた新しい低消費電力技術を開発 | 東工大ニュース
• CMOS ロジックの消費電力を大幅に削減する新しいデバイス・回路技術確立 | 東工大ニュース
• 科学技術創成研究院 未来産業技術研究所
• 科学技術創成研究院

※この内容は2016年3月発行の電気電子系パンフレットによります。最新の研究内容については各研究室にお問合せください。